Grant: Strategic Projects - Group

Les Technologies de l'Information et de la Communication subissent de nos jours des changements majeurs qui devraient bouleverser notre conception et notre utilisation des systèmes électroniques. En raison de l'inadaptabilité des ordinateurs actuels pour analyser des données importantes, hétérogènes et non structurées, des solutions innovantes sont actuellement attendues et nécessaires. Ces systèmes nécessiteront de repenser en profondeur le traitement de l'information au niveau du paradigme, de l'architecture et des technologies de fabrication. Notamment, une direction prometteuse émerge actuellement à travers le calcul bio-inspiré qui apparaît particulièrement performant pour traiter des données importantes provenant de sources disparates, en temps réel et avec une très faible empreinte énergétique. Un exemple marquant est le niveau de performances atteint de nos jours par les réseaux de neurones artificiels pour la reconnaissance d'image ou les jeux stratégiques. Cependant, de tels systèmes bénéficieraient largement d'une technologie dédiée permettant d'implémenter leur structure ultra-parallèle et distribuée en termes de mémoire (les synapses) sur l'ensemble des noeuds de calcul (les neurones). Nous proposons dans ce projet de fabriquer un système versatile pour le développement de matériel pour le ""Machine Learning"". Nous proposons une stratégie évolutive, souple et innovante pour la mise en oeuvre du poids synaptique et de l'opération Multiply et ACcumulate (MAC ) associée qui est l'une des ressources les plus exigeantes pour des applications ""machine learning"" efficaces. Nous proposons de tirer profit à la fois de la maturité et flexibilité des technologies actuels et des fonctionnalités nouvelles offertes par les mémoires émergentes. Le projet présente deux niveaux d'intégration : (i) Une intégration de type « packaging » qui vise à intégrer des puces mémoires spécifiques sur un interposer CMOS actif permettant de générer, recevoir et distribuer les signaux entre les différentes puces mémoires. Cette approche permettra de minimiser la variabilité des puces mémoires et de préserver une flexibilité importante au niveau de l'interposer. (ii) Une intégration « sur puce » de mémoires résistives interconnectées en ""crossbar"" passif et présentant une amplification dédiée. Cette solution permettra d'atteindre des densités de points mémoires élevées tout en préservant les fonctionnalités de ces dernières.