Grant: Discovery Grants Program - Individual

Les avancées technologiques des dernières décennies ont permis le développement de systèmes de plus en plus complexes et compacts, offrant des niveaux de fonctionnalité, de basse puissance et de performances, dont les limites sont sans cesse repoussées. Dans la foulée des développements récents de la microélectronique, on note trois tendances importantes : 1) l'apparition des techniques plus sophistiquées d'encapsulation, telles les circuits intégrés 3D, 2) la diversification des marchés, et 3) l'augmentation du phénomène de vieillissement des puces pour les technologies de fabrication plus récentes. Les techniques sophistiquées d'encapsulation complexifient les étapes de test et de diagnostic, de par la densité d'intégration et l'accès de plus en plus restreints aux noeuds internes, ainsi que le passage par des stages intermédiaires de fabrication et d'assemblage. De plus, on observe d'un stage intermédiaire à l'autre des variations importantes d'impédance du réseau d'alimentation des puces et systèmes, ce qui affecte certains types de test. La diversité des marchés, quant à elle, a comme impact principal l'utilisation de la microélectronique dans des domaines où une plus grande fiabilité et durée de vie des produits est requise (ex. Internet des objets). Cette quête d'une plus grande fiabilité, couplée à l'augmentation du phénomène de vieillissement des puces pour les technologies de fabrication plus récentes, demande de revoir les méthodes existantes de test et de diagnostic, au niveau puce et au niveau système. Ces dernières doivent également composer avec les contraintes liées à la quête de basse puissance, via des techniques comme le conditionnement du signal d'horloge et de l'alimentation,ainsi qu'avec la réduction dynamique de la tension et de la fréquence. Les méthodes de test et de diagnostic ciblant structurellement les pannes de type délai sont particulièrement affectées. L'objectif global de ce programme de recherche est la conception, le développement et la mise en oeuvre de nouvelles méthodes de test et de diagnostic ciblant les pannes de type délai, tant au niveau du dé, de la puce partiellement ou complètement encapsulée, et du système complet, afin de faire face aux défis inhérents à la mise en oeuvre de systèmes microélectroniques émergents. En plus des impacts liés aux variations d'impédance du réseau d'alimentation et des scénarios de réduction de la puissance, ces nouvelles méthodes devront tenir compte de l'augmentation du phénomène de vieillissement, dont le principal impact est le ralentissement des transistors et une augmentation de la marge de synchronisation. L'augmentation de cette marge, nécessaire pour accroître la fiabilité, aura des effets au niveau du bruit généré par les stimuli de test, en particulier pour ce qui est de la détection des petites pannes de délai, considérés comme une menace potentielle pour la fiabilité des circuits intégrés.